<optgroup id="cacbe"></optgroup>
<optgroup id="cacbe"><i id="cacbe"></i></optgroup>
  • <acronym id="cacbe"></acronym>
  • <progress id="cacbe"></progress>

  • <s id="cacbe"><label id="cacbe"><samp id="cacbe"></samp></label></s>
    1. 打開客服菜單

      祐良電子多層pcb打樣過程中電鍍夾膜產生的2個原因和如何改善處理

      文章來源:http://www.bijouterie-muzzolini.com 發布時間:2020-04-28 瀏覽次數:34

      隨著pcb行業迅速發展,PCB逐漸邁向高精密細線路、小孔徑、高縱橫比(6:1-10:1)方向發展,孔銅要求20-25Um,其中DF線距≤4MIl之板,一般生產pcb公司都存在電鍍夾膜問題。下面小編來詳細的說一說多層pcb打樣過程中電鍍夾膜產生的原因和如何改善處理。
      多層pcb打樣過程中電鍍夾膜產生的原因

        1、板件圖形分布不均勻,孤立的幾根線路在圖形電鍍過程中,因電位高,鍍層超出膜厚,形成夾膜造成短路。
          2、抗鍍膜層太薄,電鍍時因鍍層超出膜厚,形成PCB夾膜,特別是線間距越小越容易造成夾膜短路。

      1529392783654839

        多層pcb打樣過程中電鍍夾膜改善方法

        1、增加抗鍍層的厚度:選擇合適厚度的干膜,如果是濕膜可以用低網目數的網版印制,或者通過印制兩次濕膜來增加膜厚度。
          2、板件圖形分布不均勻,可以適當降低電流密度(1.0~1.5A)電鍍。在日常生產中,我們出于要保證產量的原因,所以我們對電鍍時間的控制通常是越短越好,所以使用的電流密度一般為1.7~2.4A之間。

        這樣在孤立區上得到的電流密度將會是正常區域的1.5~3.0倍,往往造成孤立區域上間距小的地方鍍層高度超過膜厚度很多,退膜后出現退膜不凈,嚴重者便出現線路邊緣夾住抗鍍膜的現象,從而造成夾膜短路,同時會使得線路上的阻焊厚度偏薄。

      cache
      Processed in 0.050376 Second.
      花桥晚上哪里妹子多